鐵電存儲器的基本存儲單元一般有兩結構，分別為 1T1C（One transistor one capacitance）結構和 2T2C （Two transistor two capacitance）結構，如圖 2-3 所 示。前者使用一個(gè)晶體管及一個(gè)鐵電電容組成一個(gè)存儲單元，而后者則各為兩個(gè)。1T1C 結構的優(yōu)點(diǎn)是能夠非常大的節省存儲單元所占芯片面積，但是該結構會(huì )導致陣列中位線(xiàn)（Bit Line）的電壓差變低，讀出時(shí)對靈敏放大器的要求會(huì )高；2T2C 結構雖然會(huì )使用大的面積，但是由于每個(gè)存儲單元都含有兩個(gè)鐵電電容，其陣列中兩根位線(xiàn)上的電壓差會(huì )大，讀出時(shí)準確性會(huì )高。

在本文中，我們采用 2T2C 型存儲單元作為我們設計的鐵電存儲器的基本存儲單元。2T2C 結構由兩個(gè)晶體管和兩個(gè)鐵電電容組成，其連接方式如圖 2-3 右圖所示，該存儲單元包含 4 根與外部連接的信號。其中 WL（Word Line）為字線(xiàn)，連接到兩個(gè)晶體管的柵極，用于控制兩個(gè) NMOS 晶體管的開(kāi)關(guān)；BL、BLN 為位線(xiàn)，用于向存儲單元中寫(xiě)入或讀出數據；PL（Plate Line）為板線(xiàn)，連接到鐵電電容的一極，用于給鐵電電容充電使其極化；Fcap1 與 Fcap2 是兩個(gè)鐵電電容，其一極共同連接至 PL，另一極分別與兩個(gè) NMOS 相連，當 WL 開(kāi)啟時(shí)，這一極便可以與位線(xiàn)導通。